欧洲电路技术研究院第43届年度研讨会5月在英格兰中部的布莱克地区召开。本届研讨会的主题是设计及其对PCB可制造性和可靠性的影响。

ICT主席Andy Cobley博士向与会的PCB专业人士表示了热烈的欢迎。他们非常欣赏这届研讨会的计划，同时也很开心可以聚在一起与同行联络交流。

Ventec公司OEM技术总监Martin Cotton，他讲述了这50年来他的职业和生活情况。他还讲到自己当前使命是利用自身知识和经验指导OEM客户选定他们的基板材料，在优化产品性能和功能的同时将其还有******的可制造性和成本效益。

讲到当今的设计难题，Cotton把重点放在了新一代高速材料上，并探讨了在了解“阻抗三角”后能如何帮助设计师避免把受控阻抗线路制造的过于狭窄，以及如何减轻对线路电阻和插接损耗的间接影响。

Mentor Graphics公司的高级市场开发部经理Michael Ford，他对在新产品引入过程中，DFM所扮演的重要角色进行了分析，通过在“工业3.0”到“工业4.0”过渡过程中出现的问题作为切入点展开了话题，其中包括工艺自动化，人类决策的计算机化以及根据当时环境情况进行优化，还有在精益背景下这些问题的重要性。

Ford解释说传统电子产品生态系统是一个起于市场分析也终于市场分析的循环：创造机会、设计产品、PCB设计布局、PCB制造、获取元件、组装、测试、运输和分销。价值链中成本最高的阶段就是分销阶段；相比之下组装成本就比较微不足道了。举个例子，如果在德国制造智能手机，那么制造的成本会更高但分销的成本会更低。但PCB设计是这一循环中最关键的步骤，因为它会对之后的每一步都产生影响，并且最终会导致错失市场机遇、对产品失去信心。虽然简单的设计规则检验可以检测到不符合规定的地方，但它也会忽视很多在后期流程（生产、测试或最糟糕的情况——投入市场后出现故障）中才会变明显的问题。因此，使用更多智能设计分析工具来支持NPI流程是非常关键的。

PCB互连技术的飞速发展并不常见，来自NextGIn Technology公司的Joan Tourné讲述了自己对VeCS的见解。VeCS是Z轴互连的有效替代方式，吸引了大批OEM设计师的注意。他解释说目前的HDI技术面临的主要局限在于垂直互连的密度，这种垂直互连需要通过顺序积层法（非常昂贵的解决方案）多次加工才能实现。“为什么要一直把东西做得更小——为什么不把东西做得更简单？”在VeCS方法中，金属化孔被垂直导线或半圆柱体所代替，使得单位面积内能放置的垂直连接更多，能布线的区域也更多。而且，还可以根据需要将垂直导体连接到多个内层上。此外，该方法还可以增强信号完整性、消除CAF路径。

在互联密度相同的情况下，减少层数可以节约成本。必要时，VeCS可以局部整合到其他常规布局当中，用于解决多种问题，例如微间距阵列封装下的扇出问题。VeCS的一大优点是可以减轻内层的干扰，增强信号完整性。

市场分析员Francesca Stern讲解了全球PCB行业和电子行业的概况， 迄今为止，2017年英国的PCB生产呈现了适度增长，但她认为现在是增长的顶峰，其数值会在今年下半年以及2018年出现下滑。英国的PCB市场增长缓慢，到2018年将保持平稳、不再增长，但它依然是一个净进口国。她的统计结果没有计算因为汇率浮动和供应链问题造成的材料成本增长。她预测欧洲的PCB生产会在2017年达到顶峰，之后在2018年出现轻微的负增长；2017年美国地区的PCB生产不会出现增长，但希望2018年能看到一些增长趋势。如果把挠性产品和刚性产品的统计结果综合来看，中国包括台湾地区的增长趋势非常好，但大量增长其实是出现在挠性产品上。此外，她预测近期日本的PCB生产不会出现增长。

回到设计主题，特别是高速设计中信号完整性，Polar Instruments公司信号完整性产品经理Neil Chamberlain讲述了铜表面粗糙程度对插接损耗的实际影响，以及如何将其量化成传输线场解算工具的数学参数。

他解释说，虽然直流电流会均匀地流经导体的横截区域，但10 MHz及以上频率的交流电流主要流经导体的外层。随着导体变得越来越小，趋肤效应就变得越来越严重、越来越容易在较低频率下发生。“频率和阻抗之间有什么关联？实际上不存在任何关联！但在高频下，介电损耗就成了个大问题。”

PCB生产中用到的铜箔是故意通过电解或化学方式做了粗糙处理的，通过这种处理来增强铜箔在层压树脂上的粘附性。虽然“薄”和“超薄”铜箔已经上市了，但它们仍然具有一定的表面粗糙度，这对趋肤效应产生了严重影响，从而对插接损耗也产生了严重影响。

PCB设计师和预生产工程师利用场解算工具给与频率相关的PCB传输线准确建模，这样有助于选择合适的设计规则和材料参数。“所有的模型都是错的，但其中有一些是有用的。”这句话在高速设计领域广为流传。Chamberlain强调有效的建模取决于输入数据是否具有实际意义，所以用来计算插接损耗的方法必须将表面粗糙程度纳入考量范围中。但这要怎么测量和指定一个数值呢？

以前使用的方法以机械测量等值数和导体表面条痕深度为基础，但这些方法放到现在来讲作用有限，并且只在低频条件下有效。Huray提出的方法是以雪球摞成的金字塔形态具体展现导体表面的图形，并且计算趋肤深度的能量消耗和每单位区域内雪球的数量和分布。该方法使用了不同的雪球半径进行了模拟，并且使用了单个有效球半径来简化实际应用中的公式。

Dennis Price以一名PCB制造商的视角对可制造性设计进行了解读，期间列举了很多Michael Ford在之前演讲中提出的问题。

他探讨了与一系列HDI结构相关的相对成本和产量因素，指定的层压板种类，以及在性能、可靠性、可用性和成本效益方面是否是******的选择。他还介绍了在确定阻抗控制设计的多层堆叠中做出的决定以及有意义的制造图纸的重要性。这么多信息——这还不包括PCB布局数据的检验！他解释说，在把设计交给PCB制造商之前，不论使用哪些软件工具进行检验，PCB设计师一定会运行一次DFM检测以确定其可制造性，并在将设计交给制造之前去除掉任何不符合规范或含糊不清的地方。

哪些设计会导致可制造性问题和潜在的产量降低？Price为大家展示了许多实例：元件和平面被拉长，铜层分布不均，对镀层均匀性、平整性和尺寸稳定性造成影响，通孔定位不佳，通孔焊盘问题，焊盘上的元件标识，自动布线失误和无端接线路、铜条和交叉问题，不符合相同净间距等问题。其中绝大多数问题可以在设计阶段通过Michael Ford介绍的DFx工具发现并纠正。

Bill Wilkie再次上台为这场愉快且信息量十足的年度研讨会做了收尾总结，他向大会赞助商Ventec公司表示了感谢，并邀请Martin Cotton上台发表结束语。Cotton举了一个富有哲理的例子，他认为爱因斯坦提出的“知识圆理论”在现实中同样适用于印制电路的设计与制造。在圆圈里的是已知，在圆圈外的是未知，而这两者之间的交界面正是人类的求知欲。圆圈越大，已知和未知之间的交界面就越大。已知的知识越多，未知的知识也会随着增多，你得到的答案越多，你需要问的问题也就越多。用Cotton的话说就是，“无知是福：如果一个人什么都不知道，那他也就没什么可学的！”

来源:I-Connect007中国