在传输速率达几百Mbps甚至数Gbps的高速PCB中，信号经过互连线时会产生延迟、反射、衰减和串扰等一系列SI( Signal Integrity，即信号完整性)问题，并已成为高速PCB设计是否成功的关键之一。串扰是四类信号完整性问题之一，它是指有害信号从一个网络转移到相邻网络。任何一对网络之间都存在串扰，研究并合理拟制或减小串扰对设计性能良好的高速PCB有着极其重要的作用。本文从串扰的2个表现(近端串扰和远端串扰，也称后向串扰和前向串扰)，对多种不同情况下的微带线进行了高速有损传输的串扰仿真和分析，通过有无端接时改变线间距、线长和线宽等参数引起的波形的直观变化，对高速PCB微带线中的串扰进行了研究。
串扰是发生在一个网络的信号路径及返回路径和另一个网络的信号路径及返回路径之间的一种效应，主要是由于边缘场产生的容性耦合和感性耦合所引起。在高速系统中，串扰做为一种客观存在经常使设计陷入困境，所以在设计封装、接插件和电路板级互连时，预测串扰的幅度、确定过量噪声的来源并积极地减小串扰是非常重要的。描述串扰最基本的方法是运用耦合线的等效电路模型，广泛应用于描述耦合的模型是运用n节集总电路模型来近似。在此模型中，2条传输线都用n节集总电路模型来描述，它们之间的耦合用互容和互感元件来描述，其中一段的等效电路模型如图1所示。
传输线上的串扰有NEXT(近端串扰)和FEXT(远端串扰)之分，它们各自的基本计算表达式为
其中，CL，LL，CmL和LmL分别为单位长度的电容、电感、互容和互感。对于一对均匀传输线，它们是沿线均匀分布的。Len为2条线之间耦合区域的长度，RT为上升沿时间，v为线上的信号传播速度。在实际应用中串扰是很复杂的并且很难准确测量，串扰不可能完全消除只能减小。近年来，研究者一直在对串扰进行深入探讨和学习，如 Frdric Broyd 等对多导体互连中的串扰和噪声，利用模态电压和电流，提出了一种包括特性端接，特定的信号发送和接收电路的新的降低串扰和反射的方法，建立了设计方程，说明了新方法与关联特征向量的精确选择相关，并通过2个例子的仿真证实了该方法的有效性。Agarwa lK等基于传输线理论提出了一种在耦合RLC互连中建模串扰噪声的方案，能应用于非对称结构中的攻击线和受害线。由于该方法的推导和形式是对全部耦合噪声波形的形状和其物理设计参数的相关性的物理透析，新模型可以用于研究RLC耦合噪声的不同物理设计优化的效果。
通过实例对高速PCB中的微带线有损传输进行串扰仿真与分析，使用6层板，总厚度62.5mil微带线及其上面的涂层厚度均为0.5oz，电源和地为1oz，电源平面和地平面分别离顶层和底层均为10mil介质为FR4，驱动端采用CMOS3.3VULTR2FAST，时钟频率200MHz，微带线中动态线(干扰线)和静态线(被干扰线)长度相等，全线耦合。
仿真结果分析：图2为线宽6mil间距6mil线长6in但无端接时的仿真结果( / o 0和/ * 0、/ ▽ 0和/ $ 0分别对应动态线、静态线的近端和远端波形)，动态线的信号完整性很差，在远端产生了严重的反射，此时对静态线远端和近端产生的串扰分别为2.42V和1.22V。在其他参数保持不变的情况下，只是间距改变时(6milv9mil)，微带线特性阻抗变为92.28，串扰明显减小，远端串扰和近端串扰分别下降为1.89 V和908mV(如图3所示)。只有线宽变化时(6milv9mil)，微带线特性阻抗变为78.98，近端和远端波形无明显变化(如图4所示)。只有线长变化时(6inv12in)，近端串扰增加至2.35V(如图5所示)。当对微带线的进行端接匹配(端接91.68的电阻)时，串扰则发生了极大的改变。图6为线宽6mil间距6mil 线长6in的仿真情况，近端和远端的串扰的幅值分别约500mV和350mV，约为无端接时的近1/5和1/4。当只是间距变化(6milv9mil)时(端接电阻为92.28)，近端串扰明显降低，而远端串扰基本不变(如图7所示)，且其宽度和上升沿或下降沿相同。只有线宽变化(6milv9mil)时(端接电阻为78.98)，各波形无明显变化(如图8)。只有线长变化(6inv12in)时，远端串扰幅值增加至约600mV(如图9所示)。
由图2~ 9得出，在PCB上采用微带线进行高速信号传输时，端接匹配是必须的，这样才能避免由于阻抗的不连续而产生的反射，从而降低串扰，否则失配越大串扰也就越大。同时，线间距也是一个非常重要的因素，在允许的情况下增加线间距是一个不错的选择(一般至少应为线宽的2倍)，这样线间的耦合程度降低，能有效减弱串扰。在线宽变化时，由于CL 和LL，CmL和LmL同步变化，故对抑制串扰无帮助。由串扰理论可知，电容耦合会在静态线的2个方向上产生串扰，电感耦合只在一个方向上耦合，也就是后向耦合。在微带线中，远端串扰中的电感串扰和电容串扰并不能完全抵消，因此在前向方向也存在串扰。远端串扰随着耦合长度的增加而增加，但脉冲宽度是一定的，等于干扰信号上升沿或下降沿的时间。而近端串扰在关键区域( 1 /2的上升沿时间长度)内很快就达到脉冲高度，这个是一个常量，但脉冲宽度随着耦合长度的增加而增加。耦合长度等于上升边的空间延伸时，近端串扰达到******值，而远端串扰与耦合长度的时延和上升时间的比值成正比.
实际的应用中，也可以通过减小介电常数来降低串扰，但这只是间接的作用。因为对于相同的期望阻抗，较低的介电常数允许信号路径和返回路径之间有更小的间距，这意味着产生的串扰较低。在微带线上增加介电涂层厚度对抑制串扰有一定的作用[ 1] ，随着厚度的增加，远端串扰将会减小并经过0点变为正值，然后下降并接近0点。但介质厚度增加的同时会减小传输线的特性阻抗，引起其他的变化。另外，正确地使用防护布线也可以明显减小串扰[ 1，4] ，至于这些问题的实际应用，还有待于进一步的探讨。
串扰做为信号完整性的一个主要方面，在很大程度上决定着高速PCB设计的性能好坏，是每一位设计者必须注意的重要问题，尽管实际中的串扰很复杂，也很难提取或测试其具体数值，但仿真结果和一些相关设计规则在实际应用中对设计参数的科学选取提供了有用的帮助。
作者：蒋冬初 李玉山
|
